DIALOG(R)File 352:Derwent WPI

(c) 2001 Derwent Info Ltd. All rts. reserv.

003742074

WPI Acc No: 1983-738274/198333

Active-matrix display panel - has single-gate thin-film transistors driving LCDs and double-gate transistors driving peripheral circuits.

**NoAbstract** 

Patent Assignee: SUWA SEIKOSHA KK (SUWA ) Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

JP 58115850 A 19830709

198333 B

Priority Applications (No Type Date): JP 81212543 A 19811228

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 58115850 A

Title Terms: ACTIVE; MATRIX; DISPLAY; PANEL; SINGLE; GATE; THIN; FILM;

TRANSISTOR; DRIVE; DOUBLE; GATE; TRANSISTOR; DRIVE; PERIPHERAL;

CIRCUIT; NOABSTRACT

Derwent Class: P85; T04; U12; U14

International Patent Class (Additional): G09F-009/35; H01L-027/12;

H01L-029/78

File Segment: EPI; EngPI

# (9) 日本国特許庁 (JP)

①特許出願公開

# ⑩ 公開 特許 公報 (A)

昭58—115850

Int. Cl.³

H 01 L 27/12 G 09 F 9/35

G 09 F 9/35 H 01 L 29/78 識別記号

庁内整理番号

8122-5F 7520-5C

7377-5F

砂公開 昭和58年(1983) 7月9日

発明の数 1 審査請求 未請求

(全 5 頁)

**⊗**アクテイプマトリックスパネル

②特

顧 昭56-212543

②出.

願 昭56(1981)12月28日

⑫発 明 者 大島弘之

諏訪市大和3丁目3番5号株式

会社諏訪精工舎内

⑪出 願 人 株式会社諏訪精工舎

東京都中央区銀座4丁目3番4

号

邳代 理 人 弁理士 最上務

## 明 描 書

1. 発明の名称 アクティブマトリックスペネル

## 2. 特許請求の範囲

# 3. 発明の詳細な説明

本発明は存譲トランジスタを用いたアクティブマトリックスペネルに関する。

近年、絶録基板上に寝襲トランジスタを形成する研究が活発に行なわれている。その目的の1つには、安価な絶録基板を用いた寝形ディスプレイの実現が挙げられる。すなわち、上に寝襲トランジスタをマトリックス状に形成し、そのスイッチング特性を応用して液晶等による溶形ディスプレイを目指すものである。とのようにして構成されたアクティブマトリックスパネルは非常に安価に製作できる可能性がある。

得膜トランジスタをアクティブマトリックスパネルに応用した場合の液晶表示装置は、一般に、 上側のガラス基板と、下側の得膜トランジスタ基板と、下側の常膜トランジスタ基板上にマトリック なり、前記得膜トランジスタ基板上にマトリック ス状に配置された液晶駆動素子を外部選択回路に より選択し、前記液晶駆動素子に接続された液晶 駆動電極に電圧を印加することにより、任意の文

特開昭58-115859(2)

字、図形、あるいは画像の表示を行なりものである。前記写真トランジスタ基板の一般的な回路図を第1図に示す。

以上の説明からわかるように、被品駆動業子内 の薄膜トランジスタは、液晶に印加する電圧のデータをスイッチングするために用いられ、このと き複級トランジスタに要求される特性は大きく次

膜トランジスタがOFF状態のときの電流(以下、 OFF電流という。)がわずかでも流れると、ド レインの電位(寸をわちコンデンサの電位)は急 激にソースの電位に近づき、書き込まれたデータ は正しく保持されなくなってしまう。したがって、 準紙トランジスタのOFF電流は振力小さくする 必要がある。

以上、液晶率動素子内の薄膜トランジスタに要求される特性について述べたが、以下では、各ゲート無あるいは各ソース酸に信号を供給し、各液晶率動を全を配動するための周辺回路(以下、配動回路という。)も薄膜トランジスタで構成した場合、その薄膜トランジスタに要求される特性について述べる。

通常、アクティブマトリックスパネルのゲート 線かよびソース雑は、それぞれ 2 0 0 本程度、合 計 4 0 0 本程度が設けられ、それぞれの線に必要 な信号を外部から供給しなくてはならない。この ために外部回路を設けると、アクティブマトリッ クスパネルのゲート線かよびソース線と外部回路 の2種類に分類される。

- (1) 薄膜トランジスタをON状態にした時、 コンデンサを充電させるために充分な電流 を流すことができること。
- (2) 薄膜トランジスタをOFF状盤にした時、 極力、電視が流れないとと。

(1)はコンデンサへのデータの書き込み特性化関するものである。液晶の表示はコンデンサの電位により決定されるため、短時間にデータを完整化帯を込むことができるように、薄膜トランジスタは光分大きい電流を進すことができなくてはならない。このときの電流(以下、ON電流という。)は、コンデンサの容量と、書き込み時間とから定まり、そのON電流をタリアできるように薄膜トランジスタを製造しなくてはならない。

(2)は、コンデンサに書き込まれたデータの保持特性に関するものである。一般に、書き込まれたデータは書き込み時間よりもはるかに長い時間保持されなくてはならない。コンデンサの野電容量は、通常1ヶ子復度の小さい値であるため、非

との間の約400本の端子を製就する必要が生じ る。したがって、駆動回路はパネル上に液晶駆動 未子と同時化形成するととが望ましい。**これ**によ り、アクティブマトリックスパネルから外部へ取 り出す端子数は約10本程度に散波させることが 可能となる。この場合のアタティブマトリックス パネルの構成を第2因に示す。8は第1因(8) の1に対応する表示領域であり、その中に液晶脈 動者子がマトリックス状に配置されている。9は ソース線、10はゲート値である。ソース線9へ の信号はデータ譲り1からスイッチ12を介して 供給される。スイッチ12の鶏房はシフトレジス タ群より成るソース偶駆動図路 1 5 により行なわ れる。ゲート辞10へのタイミング信号は、同じ くシフトレジスタ弾より成るゲート側駆動回路14 から直接供給される。ソース側駆動回路は通常高 速で動作させる必要がある。 何えば、テレビ信号 を再生する場合には4趾Hz 程度の周波数で動作 させる。とのためソース何駆動回路を構成する襷 護トランジスタは大きなON電流を有していなく

特開昭58-115850(3)

てはならない。OFF電流は回路が設動作しない 程度化多くでも問題ない。一方、ゲート何歌動回路は高速で動作する必要はないが、数率もの長いゲート線を影動するため、やはり大きなON電池が必要となる。OFF電流は大きい問題とはならない。したがって周辺影動回路を構成する程度トランジスタはソース何もゲート何も、OFF電流が多くてもほとんど問題にならないが、ON電流は低力多くなる特性が要求される。

## く説明する。

第3図は半導体準護の上鍋にのみゲート電極を 設けた薄膜トランジスタ(以下、シングルゲート 薄膜トランジスタという。)の断面構造の1例で ある。 1 5 はガラス等の絶録基板、 1 6 は半導体 海漠、17はソース領域、18はドレイン領域、 19はゲート絶録鏡、20はゲート電極、21は 層間絶縁膜、22はソース電極、23はドレイン 電極である。 とのような構造の得誤トランジスタ は、ON惺虎はそれはど大きくできないが、OF F電流を小さくするととができる。本出版人が行 なった実験によれば、トランジスタサイズをL― 10 mm、W-10 mmの小型にしても、数×A程度 のON電流は比較的容易に得ることができる。こ れは液晶駆動業子内のスイッチングトランジスタ として用いる場合、データの書き込み電流として 充分な値である。また、とのときのOFF電流は 10pA租底にすることが可能であり、データの 保持特性を確保する上でも充分低いOFF電流が 得られる。したかって、液晶駆動素子内のスイッ

きくなってしまりという欠点を有している。との ため、パネル内で駆動回路の占める面積比率が非 常に大きくなり、パネル内の製造歩留りが大幅に 低下すると共に、コストも上昇する。また、より 精密な表示を行なうために、液晶駆動業子のサイ メを小さくすると、かのずからソース般間かよび ゲート線間の間隔も小さくなり、ますます駆動回 路を小型化する必要性が高まり、従来の方法の欠 点がクローズアップされる。

本発明はとのような欠点を除去するものであり、 その目的とするところは、要求された特性を保持 したまま駆動回路の面積を減少せしめたアクティ フマトリックスパネルを実現するととにあるシン なわち本発明は、液晶駆動素子内の潜脈トランは なかが一ト電極は半導体薄膜の上側もしくに用い られる薄膜トランジスタのゲート電極は半導体 類の上側かよび下側の両方に形成されたとと特徴 数とするアクティブマトリックスパネルを提供す るものである。以下、密を参照して本発明を詳し

テングトランジスタとしてはこのシングルゲート 薄膜トランジスタが最適といえる。なお、第3回 ではゲート電極が半導体薄膜の上側に形成された 場合の構造について示したがゲート電極が半導体 薄膜の下側に形成された場合の構造でも、上述の 内容は同様である。

第4四は半導体移襲の上側をよび下側の両方に グート電極を設けた薄膜トランジスタ(以下、ダ ブルゲート薄膜トランジスタという。)の断面 造成1例である。24はガラス等の絶数基板、25 は第1ゲート電極、26は第1絶数、27は半 域体移譲、28はソース個数、29はドロ2の がよりは第2のゲート絶数膜、35はソースで質が ート電板、52は周間絶数、35はソースでが ートすりに出版である。とのダインが トランジスタに比ができる。シングルゲート変と もに増加するとれるチャネルが、半導体移 間起して形成されるチャネルが、半導体移 間をよび下層の ア方に形成されるためであり、単

特開昭58-115850(4)

ゲート書裏トランジスタと同等の特性を得ること がてきるはずであるが、実験には、パターニング 技御の制限からトランジスタサイズを半分にする ととはてきない。 すなわちアクティブマトリック パネルのよりな大面積基板における最小パターン 寸法は通常10ヵm程度といわれているが、 家品 駆動素子に用いられるトランジスタは、W--10#四 のシングルゲート帯膜トランジスメで既に充分な 特性が得られており、るえてダブルゲート存譲り ランジスタを採用してWー5gmとすることは無 意味である。つまり、パターニング技術の展界か 5Wは10mm以上に制限されているため、同等 の特性を維持するためにはLを2倍にしなくては ならない。とのため、むしろトランジスタの占め る面積が増大する結果になってしまう。 したがっ て、液晶駆動業子内の薄膜トランジスタ化ダブル ゲート海難トランジスタを採用することは意味が なく、シングルゲート得護トランジスタを用いな くてはならない。

以上述べたよりに、本発明は、液晶駆動業子内

**\\_**}

最後に、液晶取動素子内の薄膜トランジスタに ダブルゲート薄膜トランジスタを用いず、あえて シングルゲート薄膜トランジスタを用いる頭由に ついて述べる。液晶駆動素子内の薄膜トランジス タにダブルゲート薄膜トランジスタを採用すれば、 トランジスタサイスを半分にした上で、シングル


にはシングルゲート海膜トランジスタを、また周辺駆動回路にはダブルゲート海膜トランジスタを 設けることにより、特性を悪化させることなく、 周辺駆動回路の占める面積比率を約半分に減少せ しめるという優れた効果を有するものである。


## ▲ 図面の簡単な説明

第1因は薄膜トランジスタをアクティブマトリックスパネルに応用した場合の一般的な国路関である。第2因は周辺駆動国路をアクティブマトリックスパネルに内膜した場合の全体の構成図である。第3因はシングルゲート薄膜トランジスタの断面構成の1例である。


以上


出順人 株式会社弊助稽工会 代理人弁理士 最 上 務






第 1 図





第 3 図



第 4 図